RS-flip-flop. Ang prinsipyo ng operasyon, functional diagram, paglipat ng talahanayan

Mag-trigger - isang simpleng aparato ay isang digital machine. Ito ay may dalawang estado katatagan. Isa sa mga kundisyon na ito ay bibigyan ng isang halaga "1", at ang iba pang - "0". Trigger kondisyon, at ang halaga ng binary impormasyon kung saan ay naka-imbak sa ganyang bagay, ang output signal ay natutukoy sa: Direktang at inverted. Sa kaso kung saan ang mga direktang output potensyal na ay itinatag, na kung saan ay tumutugma sa isang logic isa, ang estado ng pitik-sumalampak na tinatawag na unit (ang mga potensyal na sa inverted output ay zero). Kung ang direktang output ay hindi potensyal na, pagkatapos ay ang trigger na kondisyon ay tinatawag na zero.

Trigger ay inuri sa pamamagitan ng mga sumusunod na tampok:

1. Sa pamamagitan ng ang paraan ng pagtatala ng impormasyon (hindi sabaysabay at asynchronous).

2. Sa pamamagitan ng paraan ng impormasyon control (statistics, dynamic, single-stage, maraming palapag).

3. Sa pamamagitan ng paraan ng pagsasakatuparan ng mga lohikal na koneksyon (JK-flip-flop, RS-trigger, T-triger, D-pitik-sumalampak at iba pang mga uri).

Ang pangunahing mga parameter ng lahat ng uri ng mga pag-trigger ay ang pinakamalaking halaga ng input signal duration, ang pagka-antala ng oras na kinakailangan para sa paglipat ng pitik-sumalampak, at nagpapahintulot sa operasyon oras.

Sa artikulong ito, sabihin makipag-usap tungkol sa ganitong uri ng aparato, pati RS-flip-flop. Ang mga ito ng dalawang uri: kasabay at asynchronous.

Asynchronous RS-pitik-sumalampak ay may dalawang linya constructively (R at S) input. Ang aparatong ito ay nagpapatakbo ayon sa talahanayan transition.

Ipinagbabawal na para sa mga naturang pitik-sumalampak ay isang kumbinasyon ng mga signal sa input ng aparato, na nagiging sanhi ng isang estado ng kawalan ng katiyakan. Ang kumbinasyon na ito ay maaaring ipinahayag bilang isang kinakailangan RtSt = 0. Sa pagliit ng Karnaugh mapa na ipinapakita batas trigger operasyon, na kung saan ay tinatawag na katangian equation: Q (t +1) = St V R'tQt. Kaya RtSt ay zero.

Sa mga functional diagram ay nagpapakita ng mga RS-flip-flop asynchronous i-type NAND at ang pangalawang pagganap sa NOR elemento.

Ang ikalawang uri - sabaysabay RS-FF. Ang ganitong mga isang aparato ay structurally ay may tatlong mga direktang input S, R, at C. Ang pagkakaiba sa pagitan ng kasabay at asynchronous i-type ang pitik-sumalampak ay ang pagkakaroon ng isang pag-synchronise input (C). Ito ay kinakailangan para sa mga sumusunod na dahilan: dahil sa mga input device (logic elemento) signal ay ipinapadala hindi laging sabay-sabay. Ito ay dahil sa ang katunayan na pumasa ang mga iyon sa pamamagitan ng iba't ibang mga uri at bilang ng mga nodes na may iba't-ibang mga pagkaantala. pangkaraniwang bagay na ito ay tinatawag na isang "match." Bilang isang resulta ng mga naturang "kaganapan" na mga halaga signal na nakuha ay superimposed sa nakaraang mga halaga ng iba pang mga signal. Ang lahat ng ito ay humantong sa isang maling alarma na aparato.

pangkaraniwang bagay na ito ay maaaring eliminated sa pamamagitan ng paglalapat ng input signal oras gating aparato. Ang nangabanggit ay ang input ng NAND gate maliban direkta impormasyon signal na tinustusan key synchronizing pulses, ang impormasyon na ito oras upang ang input signal ay may oras upang i-lock papunta sa input.

Ang pangunahing kondisyon para sa tamang operasyon ng paglipat logic yugto sa RS-pitik-sumalampak at lohika kontrolado ng mga ito - Rt unacceptability sabay-sabay na pagkilos o signal St, ang isang paglipat aparato, at pagbawi ng impormasyon mula sa output Q (t +1) i-flip-flop. Kaugnay nito, ang mga potensyal na serye ay naglalaman lamang ng sabaysabay na elemento.

RS-type ang pitik-sumalampak sabaysabay katangi kinakatawan ng equation: Q (t +1) = StCt V R'tQt V QtC't.

Ang larawan ay nagpapakita ng mga RS-trigger sabaysabay type NAND. Input AT gate, HINDI lohikal na yunit ay ipinadala sa data switching input S o R para sa mga kinakailangang input asynchronous RS-type ang aldaba sa saliwain input lamang kapag ang input sa sabaysabay (C) senyas sa logic isa.